高性能、低功耗、代碼量小
基于哈佛架構(gòu)
AVR 微控制器的高性能和低功耗不是偶然之作，而是長期艱苦研發(fā)的結(jié)晶，是一項專利技術(shù)。Atmel 的 8 位和 32 位 AVR CPU 基于先進的哈佛架構(gòu)，該架構(gòu)專門針對功耗和性能進行了調(diào)優(yōu)。與每個哈佛架構(gòu)的器件類似，AVR CPU 擁有兩條總線：一條指令總線，用于 CPU 讀取可執(zhí)行指令；一條數(shù)據(jù)總線，用于讀取或?qū)懭胂鄳臄?shù)據(jù)。這確保了在每個時鐘周期都可以執(zhí)行一條新指令，從而消除了沒有指令可供執(zhí)行的等待狀態(tài)。

可以配置 AVR 微控制器中的總線，使 CPU 指令總線具有訪問片上閃存的最高優(yōu)先級。CPU 數(shù)據(jù)總線具有訪問 SRAM 的最高優(yōu)先級。

 
降低復雜性，提升效率
多數(shù)人認為 RISC 是“精簡指令集計算機（Reduced Instruction Set Computer）”的首字母縮寫，RISC 器件擁有的指令數(shù)量有限。但是，對于熟悉 RISC 和 CISC 發(fā)展歷史的人們而言，他們了解 RISC 是“降低復雜性指令集計算機（Reduced COMPLEXITY Instruction Set Computer）”的首字母縮寫。因為術(shù)語 RCISC 不夠簡潔，所以在計算機理論中普遍采用 RISC。

Atmel AVR 不需要減少指令集包含的指令數(shù)，而是降低解碼每個指令所需的數(shù)字電路的復雜程度。因為每個指令都是 16 位的倍數(shù)，所以不會在嘗試傳輸和解碼包含無用信息的位上浪費能耗。

為使 AVR 指令集盡可能高效，Atmel AVR CPU 研發(fā)團隊邀請了 IAR 系統(tǒng)的編譯器專家共同開發(fā)了首個 AVR C 編譯器。隨著不斷改進，AVR 架構(gòu)針對 C 代碼執(zhí)行進行了優(yōu)化，在構(gòu)造階段徹底解決了瓶頸問題。這就是 AVR 成為代碼量小、高性能和低功耗代名詞的原因所在。

 
使用工作寄存器改善數(shù)據(jù)訪問
CPU 執(zhí)行程序時，通常需要頻繁訪問有限的一組數(shù)據(jù)，包括指針、循環(huán)計數(shù)器、信號狀態(tài)位和數(shù)組索引。事實上，經(jīng)過對源代碼仔細檢查，我們發(fā)現(xiàn)大多數(shù)數(shù)據(jù)只是在非常短的時間內(nèi)需要，隨后就被丟棄。這就是 AVR CPU 包含多個“工作寄存器”的原因，這樣可在 CPU 內(nèi)部存儲動態(tài)數(shù)據(jù)。將臨時數(shù)據(jù)組織在一個“寄存器文件”中，不必再將這些數(shù)據(jù)從 CPU 移動到 SRAM，只是在幾個周期后再讀取回來。寄存器文件速度極快，可以使 CPU 在一個時鐘周期內(nèi)讀取、執(zhí)行、并將結(jié)果重新存儲到寄存器。相比存取長地址和數(shù)據(jù)行的大型 SRAM 而言，寄存器文件在存取數(shù)據(jù)時消耗的電量更低。因為不會浪費任何周期，所以大幅降低了執(zhí)行代碼的功耗。

 
DSP 指令
32 位 AVR 包含一系列整數(shù)、固定點和浮點 DSP 指令的指令集，使 AVR CPU 具有最高的 CPU 性能。32 位 AVR 指令集包含飽和及舍去指令，無需對中間結(jié)果進行內(nèi)部范圍檢查，因此提高了循環(huán)速度。憑借快速乘法、累積和除法指令，32 位 AVR 是要求大量數(shù)字信號處理的應用的最佳選擇。