最新文章
Xilinx器件原語包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、BUFGMUX、BUFGDLL和DCM
與全局時鐘資源相關(guān)的Xilinx器件原語包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、BUFGMUX、BUFGDLL和DCM等。
1. IBUFG即輸入全局緩沖，是與專用全局時鐘輸入管腳相連接的首級全局緩沖。所有從全局時鐘管腳輸入的信號必須經(jīng)過IBUF元，否則在布局布線時會報錯。IBUFG支持AGP、CTT、GTL、GTLP、HSTL、LVCMOS、LVDCI、LVDS、LVPECL、LVTTL、PCI、PCIX和SSTL等多種格式的IO標準。
2. IBUFGDS是IBUFG的差分形式，當(dāng)信號從一對差分全局時鐘管腳輸入時，必須使用IBUFGDS作為全局時鐘輸入緩沖。IBUFG支持BLVDS、LDT、LVDSEXT、LVDS、LVPECL和ULVDS等多種格式的IO標準。
3. BUFG是全局緩沖，它的輸入是IBUFG的輸出，BUFG的輸出到達FPGA內(nèi)部的IOB、CLB、選擇性塊RAM的時鐘延遲和抖動最小。
4. BUFGCE是帶有時鐘使能端的全局緩沖。它有一個輸入I、一個使能端CE和一個輸出端O。只有當(dāng)BUFGCE的使能端CE有效(高電平)時，BUFGCE才有輸出。
5. BUFGMUX是全局時鐘選擇緩沖，它有I0和I1兩個輸入，一個控制端S，一個輸出端O。當(dāng)S為低電平時輸出時鐘為I0，反之為I1。需要指出的是BUFGMUX的應(yīng)用十分靈活，I0和I1兩個輸入時鐘甚至可以為異步關(guān)系。
6. BUFGP相當(dāng)于IBUG加上BUFG。
7. BUFGDLL是全局緩沖延遲鎖相環(huán)，相當(dāng)于BUFG與DLL的結(jié)合。BUFGDLL在早期設(shè)計中經(jīng)常使用，用以完成全局時鐘的同步和驅(qū)動等功能。隨著數(shù)字時鐘管理單元(DCM)的日益完善，目前BUFGDLL的應(yīng)用已經(jīng)逐漸被DCM所取代。
8. DCM即數(shù)字時鐘管理單元，主要完成時鐘的同步、移相、分頻、倍頻和去抖動等。DCM與全局時鐘有著密不可分的聯(lián)系，為了達到最小的延遲和抖動，幾乎所有的DCM應(yīng)用都要使用全局緩沖資源。DCM可以用Xilinx ISE軟件中的Architecture Wizard直接生成。
全局時鐘資源的使用方法(五種)
1：IBUFG + BUFG的使用方法：
IBUFG后面連接BUFG的方法是最基本的全局時鐘資源使用方法，由于IBUFG組合BUFG相當(dāng)于BUFGP，所以在這種使用方法也稱為BUFGP方法。
2. IBUFGDS + BUFG的使用方法：
當(dāng)輸入時鐘信號為差分信號時，需要使用IBUFGDS代替IBUFG。
3. IBUFG + DCM + BUFG的使用方法：
這種使用方法最靈活，對全局時鐘的控制更加有效。通過DCM模塊不僅僅能對時鐘進行同步、移相、分頻和倍頻等變換，而且可以使全局時鐘的輸出達到無抖動延遲。
4. Logic + BUFG的使用方法：
BUFG不但可以驅(qū)動IBUFG的輸出，還可以驅(qū)動其它普通信號的輸出。當(dāng)某個信號(時鐘、使能、快速路徑)的扇出非常大，并且要求抖動延遲最小時，可以使用BUFG驅(qū)動該信號，使該信號利用全局時鐘資源。但需要注意的是，普通IO的輸入或普通片內(nèi)信號進入全局時鐘布線層需要一個固有的延時，一般在10ns左右，即普通IO和普通片內(nèi)信號從輸入到BUFG輸出有一個約10ns左右的固有延時，但是BUFG的輸出到片內(nèi)所有單元(IOB、CLB、選擇性塊RAM)的延時可以忽略不計為“0”ns。
5. Logic + DCM + BUFG的使用方法：
DCM同樣也可以控制并變換普通時鐘信號，即DCM的輸入也可以是普通片內(nèi)信號。使用全局時鐘資源的注意事項全局時鐘資源必須滿足的重要原則是：使用IBUFG或IBUFGDS的充分必要條件是信號從專用全局時鐘管腳輸入。換言之，當(dāng)某個信號從全局時鐘管腳輸入，不論它是否為時鐘信號，都必須使用IBUFG或IBUFGDS;如果對某個信號使用了IBUFG或IBUFGDS硬件原語，則這個信號必定是從全局時鐘管腳輸入的。如果違反了這條原則，那么在布局布線時會報錯。這條規(guī)則的使用是由FPGA的內(nèi)部結(jié)構(gòu)決定的：IBUFG和IBUFGDS的輸入端僅僅與芯片的專用全局時鐘輸入管腳有物理連接，與普通IO和其它內(nèi)部CLB等沒有物理連接。另外，由于BUFGP相當(dāng)于IBUFG和BUFG的組合，所以BUFGP的使用也必須遵循上述的原則。
| 749020010 |
| 14.7456MHZ |
| 1MHZ |
| 1N5243 |
| 21150-AB |
| 2450BL15B050E |
| 24LC02BT-I/CT |
| 24LC02BT-I/SN |
| 24WC128WI |
| 25MHZ |
| 2N3866 |
| 2N3904 |
| 2N5191 |
| 2N7002 |
| 5CEFA9F23I7N |
| 5M160ZE64C5N |
| 5M80ZE64C5N |
| 74HC04D |
| 74HC240D |
| 74V1G125STR |
| 74V1G14STR |
| 7705701RA |
| 7MBR25NE120-01 |
| 88E111-RCJ |
| 8MHZ |
| 93LC46 |
| 93LC56B-I/SN |
| A965-Y |
| ACS758-100B-PFF-T |
| ACS758LCB-100B-PFF-T |
| ACS75LCB-100B-PFF-T |
| AD2S1205 |
| AD5301BRM |
| AD633ARZ |
| AD637JQ |
| AD6657BBCZRL |
| AD7305BR |
| AD7466BRT-R2 |
| AD8065AR |
| AD8092 |
| AD8130ARZ |
| AD8138ARMZ |
| AD8345AREZ |
| AD9235BCPZ-65 |
| AD9288BST-100 |
| AD9364BBCZ |
| AD9517-4ABCPZ-RL7 |
| AD9744ACPZ |
| AD976ARZ |
| ADE-5 |
| ADF4350BCPZ |
| ADM7171ACPZ-R7 |
| ADM823TYRJ-R7 |
| ADP1741ACPZ |
| ADP1741ACPZ-R7 |
| ADP1755ACPZ |
| ADP1755ACPZ-R7 |
| ADP2118ACPZ-2.5-R7 |
| ADP2164ACPZ |
| ADP2164ACPZ-1.8-R7 |
| ADS54RF63IPFP |
| ADS62P49IRGCT |
| ADSP-21262SBBCZ150 |
| ADSP-BF536BBCZ-4B |
| ADT4-1WT |
| ADUM1201BRZ |
| ADV7181BBSTZ |
| AGQ200A4H |
| AM29DL800BT-70EI |
| AMS1085CD-3.3 |
| AMS1117-3.3 |
| AO3414 |
===========================================
深圳市毅創(chuàng)騰電子科技有限公司
電話:(86)-755-83210909 83616256 83210801 83213361
企業(yè)QQ: 2355507165 / 2355507163
網(wǎng)址：www.hengfengshicai.com
===========================================
深圳市毅創(chuàng)騰電子科技有限公司是一家大型、專業(yè)的XILINX（賽靈思）、ALTERA（阿特拉）、FREESCALE（飛思卡爾）、Analog Devices、TexasInstruments嵌入式FPGA、CPLD、微控制器、數(shù)字信號處理等集成電路銷售與服務(wù)的授權(quán)分銷商。也是亞太地區(qū)最大規(guī)模的原裝XILINX、ALTERA、FREESCALE產(chǎn)品供應(yīng)商之一。
===========================================
